• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1983001553A1
    申请号:PCT/JP1982/000417
    申请日:1982-10-21
    公开日:1983-04-28
    发明作者:Corporation Sony
    申请人:Yamada, Hisafumi；Kuriki, Choei；Saito, Junya；
    IPC主号:H04N5-00
    专利说明:
    [0001] 明 細
    [0002] 発明の名称 基準時刻検出回路
    [0003] 技術分野
    [0004] 本発明は 例えばビデオ信号段において ゴ 一 ス ト を 除去する ゴ ス Ψ 除 ·去装置 使用 して好適な基準時刻 検出回路に関する。
    [0005] 背景技術
    [0006] 例えば第 1 図において、 ア ンテナ（1)からの信号がチ ユ ーナ（2)、 映像中間周波増幅器（3)を通 じて映像検波回 路（4)に供給され、 ビデオ信号が検波される。 こ の ビデ ォ信号が先行ゴ ー ス ト の除去期間に対応する遅延回路 (5)を介して合成器 (6)に供給される と共に、 後述する ト ラ ン ス バーサル フ ィ ル タカ、らの ゴ ー ス ト を模擬した打 消用信号がこ の合成器（6)に供給されて、 こ の合成器（6) から ゴ 一 ス ト の除去された ビデオ信号が出力端子（7)に 取 り 出 される。
    [0007] さ ら に映像検波回路 (4)から得られるビデオ信号が f ラ ンス バ—サルフ ィ ルタ を構成する遅延回路（8)に供給され る。 こ の遅延回路（8)は、 サンプリ ング周期（例えば 10〔n s〕） を単位とする遅延要素が複数段（ n個） 接続されて先行 ゴ ー ス ト 除去期間 と 等しい遅延時間 と される と共に、 各段間から n 個の タ ッ プが導出された も のであ る。 こ の各タ ッ ブから の信号がそれぞれ乗算器で構'成された 重み付け回路 （9 ι ) ， （92 ) ·■· ' ( 9n ) に供給される。
    [0008] O PI さ らに遅延回路（8)の終端からの僵号がモ ー ドス ィ ッ チ {10)の端子 （10f) に供給され、 また合成器（6)の出力信 号がス ィ ッ チ （10)の端子 （10b) に供給される。 こ のス ィ ツチ（10)からの信号が遅延回路 ttUに供給される。 この遅 延回路 αΐ)はサ ン ヌ' リ ン グ周期を単位とする遅延要素が 複数段 （ m個 ） 接続されて後行ゴ 一 ス ト の除去期間と 等しい遅延時間と される と共に、 各段間から m個のタ ッ ブが導出された ものである。 この各タ ッ プからの信 号がそれぞれ乗算器で構成された重み付け回路 （12ι), (122) (12m) に供給さ'れる。
    [0009] また合成器（6)からの ビデオ信号が減算回路 (13)に供給 される。 さ らに遅延回路（5)からの ビデオ信号が同期分 離回路 (14)に供給され、 分離された垂直同期信号が標準 波形形成回路 (15)、 口 一 パ ス フ ィ ル タ 6)に供給されて垂 直同期信号の前縁 V Eのス テ ッ プ波形に近似した標準 波形が形成される。 こ の標準波形が減算回路 (13)に供耠 Ϊし る ο
    [0010] こ の減算回路 (13)からの信号が微分回路 (17)に供給され てゴ 一 ス ト が検出 される。
    [0011] こ こでゴ ー ス ト の検出測定用の信号と しては、 標準 テ レ ビ ジ ョ ン信号に含まれてお り 、 しかもでき るだけ 長い間他の信号の影響を受けないもの例えば垂直同期 信号が用いられる。 すなわち第 2 図に示すよ う に、 垂 直同期信号の前緣 とその前後の ±½ Η ( Ηは水平 斯間 ） は他の信号の影響を受けない。 そこ でこ の期間 の信号から上述の標準波形を減算し、 こ の減算信号を 微分して重み付け係数を検出する。
    [0012] 例えば遅延時間 て でビデオ信号と の位相差
    [0013] ( = ω0τ ^ 但し、- yc'は高周波段での映像搬送角周波 数 ） 力 45° のゴ ー ス ト が含まれる場合には、 第 3 図 A に示すよ う な波形の ビデオ信号が現れる。 これに対し て こ の信号が微分され、 極性反転される こ と で第 3 図
    [0014] B に示す微分波形の ゴ 一 ス ト 検出信号が得られ、 この 微分波形は、 近似的にゴ ー ス ト のィ ン パ ル ス応答とみ なすこ と ができ る。 .
    [0015] そ して、 微分回路 α から現れる微分波形の ゴ ー ス ト 検出信号がア ン プ a)を介し て直列接続されたデマ ル チ ブ レク サ（19) ， （20)に供給される。 こ のデマ ルチ プ レク サ ） ， （20)は、 遅延回路（8) , (11)と 同様に サ ン プ リ ン グ周期 を単位とする遅延要素が複数段接続される ど共に、 各 段間から m値及び n 個の タ ッ.ブが導出 された も のであ る。 こ の各タ ッ プの出力がそれぞれス ィ ツチ回路
    [0016] (21ι) , (212) ···'··· (21。） 、 (22ι) , (222)
    [0017] (22m) に供給される。
    [0018] また同期分離回路 a4)からの垂直同期信号がゲー ト パ ル ス発生器' (23)'に供給され、 上述の垂直同期信号の前緣 V Eから H区間の終端に対応する ゲー ト パノレ スが形 成され、 このパ ノレ ス に よってス ィ ッ チ回路 （211 ) 〜 (22m) がオンされる。
    [0019] このス ィ ッ チ回路 （211·) 〜 （22m) からの信号がそれ ぞれアナ 口 グ累算器 （24ι) , (242) …… (24η)、
    [0020] (25ι) , (252) (25m) に供給される。 こ のアナ 口 グ累算器 （241) 〜ズ 25m) からの信号がそれぞれ重み 付け回路 （9ι) 〜 （9η) 、 (12ι) 〜 （12m) に供給される
    [0021] これらの重み付け回路 （9ι) 〜 （9n) 、 （12ι) 〜
    [0022] (12m) の出力が加算回路 (26)で加算されて打消诩信号が 形成される。 そしてこ の打消用信号が合成器（6)に供給 される。 '
    [0023] 上述の よ う に遅延回路' (8) ， （U 重み付け回路 （9ι)〜 (9η) 、 (Ι2ι) 〜 （12m) 及び加算回路^にて ト ラ ン ス バー サ ル フ ィ ル タ が構成され、 ゴ ー ス ト が除去される c この場合、 ある垂直同期信号の前緣とその前後の
    [0024] H区間の波形のひずみを検出 して重み付け係数を定め たあ と 、 それでゴ ー ス ト の消し残 り が出'たら更に上述 の検出を行ない、 消 し残 り を減少させるため アナ 口 グ累算器 （24ι) 〜 （25m) が設けられている。
    [0025] なおモ ー ド ス ィ ツチ £10)の切換えに よ り 、 後行ゴ ー ス ト の除去をフ ィ ー ド フ ォ ヮ 一 ドモ ー ド及びフ ィ 一 ド バ ッ クモ ー ドに切換える こ とができ る。
    [0026] さ らに第 4図は入力加算形の ト ラ ン ス パ ー サ ル フ ィ ノレタ を用いてゴ ー ス ト の除去を行 う 場合であって、 図 中第 1 図 と 同等の部分には同一符号を付して詳細な説
    [0027] O PI 明を省略する。 ，
    [0028] 図において、 映像検波回路 (4)からの ビデオ信号が重 み付け回路 （9ι) 〜 （9n) に供給され、 こ の重み付け回 路 （9ι)'〜 （9η) からの信号がそれぞれ遅延回路（8)の入 力端子に供給される。 こ の遅延回路（8)は、 サ ン ブ リ ン •グ周期を単位とする遅延要素が η 個接続される と共に . 各段間に η 個の入力端子が設けられた ものである。
    [0029] また合成器（6)の入力側及び出力側の信号がモ — ド ス イ ッチ（10)の端子 （10f) ， （10b) に供給される。 こ のス ィ ツチ (10)からの信号が重み け回路 （ 121 )〜 （12m) K 供給され、 こ の重み付け回路'（1'2ι)〜 （12ra) からの信 号がそれぞれ遅延回路 (II)の入力端子に供給される。 こ の遅延回路 ttl)は、 サ ン プ リ ン グ周期を単位とする遅延 要素が m個接続される と共に、 各段間に m個の入力端 子が設けられたも のであ る。
    [0030] これらの遅延回路（δ) , (11)のそれぞれ終端から取 り 出 された信号が加算回路 (26)で加算されて打消用信号が形 成される。 そして こ の打消用信号が合成器（6) 供給さ れる。
    [0031] この回路において も、 上述の出力加算形の ト ラ ン ス バー サ ル フ ィ ル タ を用いた回路と 同様に ゴ 一 ス ト が除 去される。
    [0032] さ ら に、 上述の回路において微分回路 (17)を設けずに、 デマ ルチ プ レク サ (19) , 御の隣接ビ ッ ト の出力の差を使
    [0033] _ΟΜΡΙ
    [0034] V IFO つて差分 ffi力を得、 こ の差分出力にて重み^けを行 う こ と も でき る。
    [0035] またデマノレ チ ブ レク サ 9) , (20)と遅延回路（8) ， （11)を共 通に し、 重み付け設定時に遅延回路に重み信号を供給 し、 これを記憶素子に記憶し、 以後こ の記憶信号にて 重み付けを行 う よ う にする こ と もでき る。
    [0036] こ の よ う にして、 例えばビデオ信号段においてゴ 一 ス ト を除去する こ とができ る。
    [0037] と こ ろでこの よ う なゴ ー ス ト 除去装置において、 標 準波形の形成やス ィ ッ チ回路 （21 i )〜 （22m) のスイ チ ン グのタ イ ミ ン グば、 例えば垂直'同期信号の前緣を 基準時刻にしている。 その場合に、 こ の基準時刻の検 出には極めて高い精度が要求され、 実験的には 3 5 η s e c以内の精度が必要である と されている。
    [0038] と こ ろが従来の同期分離回路の場合、 回路内に ロ ー パス フ ィ ル タ を含むために、 高域情報が欠落し、 号 の立ち上が り 等がなまってし まい、 この よ う にして分 離された垂直同期信号から基準時刻を検出する と時間 遅れを生じるおそれがある。
    [0039] そこ で、 例えば垂直同期信号の前緣を含む H期間 程度のマ ス キ ン グ パ ル スを形成し、 こ の マ ス キ ン グノく ルス と ビデオ信号を用いて前縁の ト ラ ン ジ ッ ト を直接 検出する こ とが提案された。
    [0040] しかしながら こ の方法の場合、 ノ イ ズ等の影響を受
    [0041] O FI けて誤検出を生 じやすい。 すなわち ト ラ ン ジ ッ ト を検 出する場合には、 ス レ ショ ル ド レ ベ ルを設けて信号が この レ ベ ルを横切ったと きを検出するが、 一般 .にこ の ス レ シ ョ ル ド レ ベ ル まシ ン ク チ ッ プ と ペ デス タ ル レ べ ルと の間の； の レべノレ に合される。 その場合に第 5 図 ， Aの よ う にノ イ ズ レ ベ ルが小さいと きは極めて正確な 検出が行われるが、 第 5 図 B の よ う にノ イ ズ レ ベ ル力 ^ 大き く 、 この.ノ イ ズが ½の レ ベ ルを越え る よ う にな る と、 その度に エ ラ ーパ ルス が発生し、 正しい時刻の検 出ができ な く なる。
    [0042] これは検出回路の入力側に設けられる 同'期分離用の ク ラ ン プ回路の影響に よ り 、 特に弱電界時に シ ンク チ ッ ブ〜ベデス タ ル部分が大幅に拡大され、 これに伴つ てノ イ ズレ ベ ルも大幅に拡大されてし ま う ので悪影響 を生 じ易 く なる。
    [0043] 本発明は こ の よ う な点にかんがみ、 簡単な構成で、 常に正確 基準時刻を得る こ と ができ.る よ う に した も のである。
    [0044] 発明の開示
    [0045] すなわち本発明は、 ビデオ信号を時定数の異る第 1 及び第 2 のク ラ ン プ回路に供給し、 時定数の長い第 1 のク ラ，ン ブ回路の出力信号から同期信号を分離し、 時 定数の短い第 2 のク ラ ン ブ回路の出力信号から基準時 刻を検出する よ う に した も のである。
    [0046] OMPI 従って本発明に よれば時定数の異る 2つのク ラ ン プ 回路を設けたこ と に よ り 、 時定数の長いク ラ ン プ回路 からはシ ン .クチ ッ ブ部分が所定の電位にされた信号が 得られて垂直同期分離が正確に行われ、 これよ り正確 なマ ス キ ン グ パ ル ス が形成される と共に、 時定数の短 ぃク ラ ン ブ回路からはべデス タ ル部分のノ ィ ズの抑圧 された信号が得られて同期信号の前緣を確実に検出す る こ とができ る。
    [0047] なお本発明は垂直同期信号の前縁に限らず、 他の基 準時刻の検出に も適用でき る。
    [0048] 図面の箇単な説明 '
    [0049] 第 1 図〜第 4 図はゴース ト 除去装置の説明のための 図、 第 5 図 第 6 図は本発明の説明のための図、 第 7 図は本発明の一例の構成図、 第 8 図はその説明のため の図である。
    [0050] 発明を実施するための最良の形態
    [0051] 以下に図面を参照しながら本発明の一実施例につい て説明 し ょ う 。
    [0052] と こ ろでク ラ ン プ回路において、 ク ラ ン ブイ ン ピー ダ ン ス を変えて時定数を調整する と、 等価的にス レ シ ョ ル ド レ ベ ルを変更でき る。 その場合に例えば第 6 図 Aの よ う な同期信号 対して、 破線 a の よ う なス レ シ ョ ル ド レ ベ ルを設ける と、 出力信号は第 6 図 B の よ う にな り 、 破線 b の よ う なス レ シ ョ ノレ ド レ ベ ルを設ける 'と、 出力信号は第 6 図 C の よ う になる。 こ こ で第 6 図 B の信号は、 シ ン ク チ ッ プ部分 （ 第 6 図 A で低電位の 部分 ） に相当する部分に所定の電位が形成され'、 また 第 6 図 C の信号は、 ペデス タ ル部分 （ 第 6 図 A で高電
    [0053] 5 位の部分 ） に相当する部分のノ イ ズが抑圧されている。
    [0054] 本発明はこ の点に着目 したものである。
    [0055] 第 7 図において、 （41).は例えば第 8 図 A の よ う な ビデ 才信号の供給される入力端子であって、 この'端子 (41)か ら の信号がク ラ ン プ用の コ ン デン サ (42)を通 じてク ラ ン び プ用の抵抗器^及び定電流源^の接続中点に接続され
    [0056] る。 こ の接続中点の信号がク ラ ン プ用の差動ア ン プ (43 に供給されてク ラ ン プ回路 (4Q)が形成される。 こ のク ラ ン ブ回路 (40)からの信号がカ レ ン ト ミ ラ ー回路 (46)を通じ て ト ラ ン ジス タ （47)に供給される。 こ こ でク ラ ン ブイ ン ピーダ ン スは抵抗器 (43)で決定され、 所定の時定数が設 け られる。 従ってク ラ ン プ レ ベ ルが上昇し、 ト ラ ン ジ ス タ (47)のエ ミ ッ タ には第 8 図 B の よ う な信号が取り 出 される。
    [0057] こ の信号が抵抗器 (48)、 コ ン デ ン サ (49)からな る 口 一 パ ス フ ィ ル タ に供給される 。 こ の ロ ー パス フ ィ ル タ 力 ら の信号が抵抗器 (50)、 コ ン デン サ 61)を通 じて接地される と共に差動ア ン プ (52)に供給され、 こ の差動ア ン プ (52)に カ レ ン ト ミ ラ 一回路 (53)を通 じて正帰還が掛け られて積 分回路が形成される。 これに よ り カ レ-ン ト ミ ラ ー回路
    [0058] f OMPI ^からは第 8 図 C の よ う な垂直同期信.号が取 り 出され O
    [0059] こ の垂直同期信号 抵抗器 64)、 コ ン デンサお、 ト ラ ン ジス タ（56)から成る三角波形成回路に供給されて、 第 8 図 Dの よ う な信号が形成される。 この信号が差動ァ ン ブ S7)の一方の入力端に供給され、 他方の入力端に第 8 図 D に破線で示すよ う な基準電位が供給され、 さ ら に差動アンブ^に正帰還が掛けられて シユ ミ ッ ト ト リ ガ回路が彩成される。 こ の シ ユ ミ ッ ト ト リ ガ回路から の信号が ト ラ ン ジス タ 68) , 9)を通 じて ト ラ ン ジス タ （60) に供給される。 これに よ り ^の ト ラ ン ジス タ （60)からは 第 8 図 E _の よ う なマ ス キ ン グ パ ルス が取り 出される。
    [0060] さ らに充放電用のコ ン デ ン サ (61)が設けられ、 また ト ラ ン ジス タ ^カゝら の信号が力 レ ン ト ミ ラ ー回路 (63に供 給されてコ ン デ ンサ (61)の放電路が制御される。 こ こ で 例えばコ ンデ ン サ (61)の充電路の時定数を 1 6 m s e c以 上、 放電路の時定数を 3 0 i s e c とする こ と によ り 、 コ ン デン サ (61)からはマ ス キ ン グパルス の幅 応 じて、 幅 が広がったと き小、 狭まったと き大と なる電圧が取り 出される。 こ の電圧が三角波形成回路に供耠される こ とによ り 、 パ ル ス幅が広がったと きに三角波の傾きが 小と される。 これに よ り 基準電圧に達する までの時間 が長く され、 パルス の幅が狭 く され、 すなわち負帰還 が掛けられてマスキ ン グバルス の形成位置が安定化さ れる。 こ の'マ ス キ ン グバ ス カ R S フ リ ッ ブ フ 口 ッ ブ 回路、33)の リ セ ッ ト 端子に供給される。
    [0061] また端子 (43)からの信号がク ラ ン ブ用の コ ンデンサ
    [0062] を通 じて定電流源^に'接続される。 こ の接続点の信号 がク ラ ン プ用の差動アン プ (73)に供給されてク ラ ンプ回 路 (70)が形成される。 こ のク ラ ン プ回路（70)からの信号,が カ レ ン ト ミ ラ ー回路 を通 じて ト ラ ン ジス タ （75)に供給 される。 こ こ でこ のク ラ ン プ回路 (70)には抵抗器 (43)に相 当する ィ ン ピ 一ダ ン スがないの で、 時定数は極めて短 く なる。 '従ってク ラ ン プ レベルが先端近 く にな り 、 ト ラ ン ジス タ（73の'ェ ミ ッ タ には第 8 図 F の よ う な信号が 取 り 出される。 こ の信号がフ リ ッ プフ ロ ッ プ回路 (63)の セ ッ ト 端子に供給され.る。
    [0063] そ し て こ の フ リ ッ ブ フ ロ ッ ブ回路（ ）が、 マ ス キ ン グ パ ル ス の立ち上が り で リ セ ッ ト され、 ク ラ ン プ回路 0) から の'信号の最初の立ち上が り でセ ッ されて、 .出力 端子 (76)に第 8 図 θの よ う な垂直同期信号の前縁に対応 する信号が取 り 出される。
    [0064] こ う して基準時刻の検出が行われるわけであるが、 本発明に よれば時定数の異る 2 つのク ラ ン プ回路を設 けたこ と に よ り 、 時定数の長いク ラ ン プ回路からはシ ンクチ ッ ブ部分が所定の電位にされた信号が得られて 垂直同期分離が正確に行われ、 これに よ り 正確なマ ス キングパルスが形成される と共に、 時定数の短いク ラ
    [0065] oun— - ン ブ回路カゝらはべデス タ ル部分のノ ィ ズの抑圧された 信号が得られて同期信号の前緣を確実 検出する こ と ができ る。
    [0066] なお本発明は垂直同期信号の前緣に限らず、 他の基 準時刻の検出に も適用でき る。
    权利要求:
    Claims補正された請求の範囲 (国際事務局により 1 983年 3月 17日 （ 17. 03 . 83) 受理）
    1. ( 補正後 ） 垂直及び水平同期信号を含み所定の 同期信号の ト ラ ン ジ ッ ト 部分が基準時刻と なされる ビ デ オ信号を供給する ビ デ オ信号源を有し、特徵 と し て上記 ビデオ信号 ·源に接続されてお り 口 一 パ ス フ ィ ノレ タを含んでいる 同期分離回路 と、 上記同期分離回 路に接続された垂直同期分離回路 と、 上記垂直同期 分離回路に接続されてお り 上記基準時刻を含むタ ィ ミ ングでマ スキ ン グパ ル ス を発生するためのマ スキ ン グ パ ル ス発生器と、 上記 ビデオ信号源 と上記マ ス キ ン グ パ ル ス発生器に接続されて上記マ ス キ ン グパ ル ス期間に上記 ト ラ ン ジ ッ ト 部分を筷出する筷出手 段と を有する ビデオ信号用の基準時刻瘐出回路。
    2. ( 追加 ） 上記検出手段が上記マ ス キ ン グ パ ル ス 期間に動作せし められ上記所定の同期信号の前縁で ト リ ガーされる フ リ ッ プフ 口 ッ プを含んでいる請求 の範囲第 1 項記載の基準時刻檢出回路。
    3. ( 追加 ） 上記所定の同期信号が垂直同期信号で あ り 、 上記 ト ラ ン ジッ ト 部分がその前縁となされて いる請求の範囲第 1 項記載の-基準時刻検出回路。 特許協力条約第 19条 (1)の規定
    に基づく説明書
    差換用紙に記載した請求の範囲は最初に提出した請求の範囲 と¾下の点で相違する。
    請求の範囲第 1項は本発明の要旨を一層明確にすべく補正し た
    請求の範囲第 2項、 第 3項は新たに追加した。
    OMPI
    类似技术:
    公开号 | 公开日 | 专利标题
    US8054141B2|2011-11-08|Method and circuit for cancelling out comparator-delay in the relaxation oscillator
    EP0023081B1|1983-02-02|A filter circuit including a switched-capacitor filter
    CA2628017C|2015-04-14|An improved data recovery system for source synchronous data channels
    US5404172A|1995-04-04|Video signal data and composite synchronization extraction circuit for on-screen display
    JP2012029317A|2012-02-09|埋め込み電力制御を有するプログラマブル高速ケーブル
    EP0237365B1|1990-10-03|Dispositif photosensible
    US4496861A|1985-01-29|Integrated circuit synchronous delay line
    EP0060026B1|1985-07-03|Gain stage with operational amplifier and switched capacitor resistor equivalent circuit
    US5086344A|1992-02-04|Digital correlated double sampling circuit for sampling the output of an image sensor
    US4667235A|1987-05-19|Teletext decoder
    EP0200402B1|1991-08-14|Sample and hold circuit
    US4553052A|1985-11-12|High speed comparator circuit with input-offset compensation function
    US5913817A|1999-06-22|Electrical isolation of endoscopic video camera
    EP0260375A1|1988-03-23|Precision pulse generator for high-speed FISO sampling system
    US8520776B2|2013-08-27|Data recovery system for source synchronous data channels
    US6829007B1|2004-12-07|Digital scheme for noise filtering of optical black and offset correction in CCD signal processing
    EP0016503B1|1983-08-17|Waveform correction circuit
    US4517520A|1985-05-14|Circuit for converting a staircase waveform into a smoothed analog signal
    EP0416840A2|1991-03-13|Phase locked loop circuit with digital control
    US4254303A|1981-03-03|Automatic volume adjusting apparatus
    US5844431A|1998-12-01|Low noise low power CMOS correlated double sampler
    US4127874A|1978-11-28|Apparatus for removing ghost signals from received video signals
    CA1238956A|1988-07-05|Switched capacitor coupled line receiver circuit
    US4367550A|1983-01-04|Method for monitoring the bit error rate of a digital transmission system
    EP0308007B1|1994-01-19|A circuit arrangement for storing sampled analogue electrical currents
    同族专利:
    公开号 | 公开日
    EP0091966A1|1983-10-26|
    DE3279382D1|1989-02-23|
    EP0091966B1|1989-01-18|
    JPS5871773A|1983-04-28|
    EP0091966A4|1985-11-14|
    US4618891A|1986-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1983-04-28| AK| Designated states|Designated state(s): US |
    1983-04-28| AL| Designated countries for regional patents|Designated state(s): DE FR GB NL |
    1983-06-17| WWE| Wipo information: entry into national phase|Ref document number: 1982903183 Country of ref document: EP |
    1983-10-26| WWP| Wipo information: published in national office|Ref document number: 1982903183 Country of ref document: EP |
    1989-01-18| WWG| Wipo information: grant in national office|Ref document number: 1982903183 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP56/169907811023||1981-10-23||
    JP16990781A|JPS5871773A|1981-10-23|1981-10-23|Detecting circuit of reference time|DE8282903183A| DE3279382D1|1981-10-23|1982-10-21|Reference time-detecting circuit|
    [返回顶部]